Material Report -R&D-

二次元材料 HfS₂を用いた MOS トランジスタ



金澤 徽*1 雨宮 智宏*2 宮本 恭幸*3

単原子層までのチャネル薄層化が可能な二次元層状物質は将来の極短チャネル MOS ト ランジスタへの応用が期待されている。本稿では,新たな二次元材料である HfS₂ につい てトランジスタへの応用を主眼に,半導体材料としての基本的な物性,試作したトランジ スタの特性や今後の課題など,筆者らの取り組みを中心に紹介する。

1. はじめに

MOS トランジスタは LSI を構成する基幹部品 であり,現在の CPU ダイにおいてはチップ内に 十数億個のトランジスタが集積化されている。演 算能力の向上と消費電力の削減の観点からトラン ジスタに要求される性能は、低い動作電圧で大き な駆動電流と小さな漏れ電流を実現することであ る。トランジスタの低電圧化と高電流化は、長年 にわたってスケーリング(比例縮小)則に基づく 研究開発により達成されてきた。スケーリング則 は素子の厚さや長さ,幅といった設計サイズを同 じ比率で縮小化することで消費電力を保ちながら 集積度と動作速度が向上する、という原則による。 しかし、素子サイズの縮小化に伴う短チャネル効 果により漏れ電流が抑えられなくなると消費電力 が増加するため、同時にこれを抑制することが重 要である。近年の極微細化された素子サイズにお いては短チャネル効果の抑制はますます困難とな っている。その対策として開発世代ごとに、歪シ

リコン技術, High-k /メタルゲート技術, マルチ ゲート構造, といった新技術を逐次導入すること で, 集積密度と素子性能の向上が維持されている。 今日のLSI用 FET において電流を制御する領域 であるチャネル長のスケーリングは 20 nm 前後ま で到達しており, 今後 10 nm 以下へとさらなる縮 小化が進められると予想される¹⁾。現在, これを 実現するための新たな集積化技術の開発が必要と されている。

短チャネル効果を抑制する有力な手法の一つと してチャネルの薄層化がある。ここで10nmのチ ャネル長を考えるとチャネル厚さは数nm以下ま で薄層化されることが望まれる。一方でシリコン を初めとする従来の半導体材料においてはチャネ ル厚を3nm以下とした場合表面の平坦性に強い 影響を受け,顕著な移動度の劣化が観測されると いう問題がある²⁾。層状物質は共有結合やイオン 結合といった強固な原子間結合が二次元面内で完 結しており,原子層間は弱いファンデルワールス 力によって結び付けられている。このため膜厚の

*1 Toru Kanazawa 東京工業大学 工学院 電気電子系 助教

*² Tomohiro Amemiya 東京工業大学 科学技術創成研究院 未来産業技術研究所 助教 *³ Yasuyuki Miyamoto 東京工業大学 工学院 電気電子系 教授

機 能 材 料 2016年9月号 Vol.36 No.9





(8)

揺らぎがない単原子層の剥離や成膜を実現するこ とが可能な材料として注目されている。最も有名 な層状物質であるグラフェンは単原子層構造にお いて 200,000 cm² /Vs 以上の室温移動度が予測さ れており³⁾,これらはバルク状態でのシリコンを 大きく上回る値である。この優れた伝導特性と, 二次元構造に由来する種々の特異な物性により, トランジスタを初めとする電子デバイスや各種セ ンサ類といった様々な応用が検討され,一つの技 術分野を築いている。一方で完全な状態の単原子 層グラフェンはバンドギャップを持たないことか ら,論理回路用トランジスタにおいてはオフ電流 を抑えることが困難である。

オフ電流を削減する観点からバンドギャップを 有する層状物質として二硫化モリブデン(MoS₂) が研究されている⁴⁾。MoS₂は遷移金属ダイカルコ ゲナイドと呼ばれる物質群に属しており、~1.8 eVと比較的大きなバンドギャップを持つため高い オン/オフ比でのデバイス動作が可能である。一 方で、単原子層のMoS₂は電子移動度が数百 cm²/ Vs 程度に制限されるという理論計算が報告されて おり、トランジスタの低電圧化・高速化のために はより高いことが望ましい。

理論計算において一部の遷移金属ダイカルコゲ ナイド材料は1,000 cm²/Vs を上回る電子移動度 を有する可能性が報告され、この値を原子層厚に おいて実現することができれば極短チャネルデバ イスの材料として大きな優位性が得られる。筆者 らはこの観点から将来のチャネル材料候補として 二硫化ハフニウム (HfS₂)の持つ可能性に着目し た。単原子層HfS2は上記計算において1,800 cm²/Vs⁵⁾の移動度が期待されているとともに,バ ンドギャップにおいても1.2 eV⁶⁾ が見込まれてお り、これらの値はいずれもバルクのシリコンを上 回ることから、チャネル材料として優れた性質が 期待されている。一方で,バルクの HfS2 は高い抵 抗率を示すことが知られ、従来は半絶縁性の材料 と考えられていたため、これまで半導体デバイス への応用は試みられてこなかった。本稿では、こ のHfS2の半導体デバイス応用へ向けた、極薄膜薄

片の抽出や基礎物性評価, 試作した電界効果トランジスタの特性について報告する。

2. 二硫化ハフニウムの基本的性質

HfS₂は他の二次元層状物質と同様に原子層間は 弱いファンデルワールス結合によって結びついて おり、容易に劈開分離することが可能である。一 原子層内においては遷移金属原子である Hf の周 囲にカルコゲン原子 S が正八面体配位で並んだ CdI₂型の二次元結晶構造を有しており⁷⁷, MoS₂や WS₂がイオン結合性の強さから三角プリズム型配 位の結晶構造を取りやすいという傾向とは異なる。 図1は HfS₂および MoS₂の二次元結晶構造の模式 図である。HfS₂単原子層の厚さは 0.59 nm であ り⁸⁹, 各層の Hf 原子が平面内の同じ位置に積層さ れる構造が安定となる。

図2は厚さの異なる様態における HfS₂結晶の光 学撮影像を表している。HfS₂のバルク結晶は光沢 を有する赤褐色ないし紫褐色の固体であり,一般 に化学合成によって生成される。この状態で HfS₂ 結晶表面に対して水滴を利用した接触角測定を行 った結果,接触角は約90°を示し,表面の疎水性 が確認された。本稿においてはこのバルク結晶か ら原子層厚さの HfS₂小片を得るために,粘着テー プ上での薄層化後に粘着テープを転写基板に貼り





図2 光学的に観察した HfS₂ 結晶

付けて引き剥がすことで転写を行う機械的剥離法 を用いている。転写先の基板としては絶縁膜 (Al₂O₃ または SiO₂)を堆積したシリコンを用いて いる。転写に際しては紫外線オゾン洗浄によって 表面の有機汚染物を除去した後に、絶縁膜表面に ヘキサメチルジシラザン (HMDS) の滴下により 自己組織化単分子膜を形成し疎水性化処理を行う ことで、HfS2結晶との親和性が向上し転写薄片の サイズおよび密度が増加することが確認された。 SiO₂上のHfS₂薄片を光学顕微鏡により観察したと ころ、白色光源下においても下地シリコン基板を 含む層構造からの反射光干渉により生じた、層数 に依存した階段状のコントラスト変化が明瞭に観 察された。原子間力顕微鏡を用いた段差測定にお いてもコントラストの変化と対応する位置で1nm ~の段差が確認され、最も小さい段差は原子層ス テップに対応すると考えられる。これら表面観察 の結果より、従来の二次元系材料と同様に HfS。に おいても「スコッチ」テープを用いた機械的剥離 により,数 µm 以上の範囲で均一な原子層数を有 する二次元結晶が得られることが確認できた。

6原子層と推定される膜厚を有する HfS_2 薄片の ラマン分光測定においては 337 cm⁻¹ 付近において ピークが観測された(図3)。このラマンピークは バルク結晶における A_{1g} モード⁹⁾ とよく一致して おり,260 cm⁻¹ に存在する微弱な E_g ピークについ ても同様に一致が見られた。この結果は、今回用 いた数原子層程度の厚さの超薄膜結晶においても バルクと同等の結晶構造が保たれていることを示

機 能 材 料 2016年9月号 Vol.36 No.9



している。

3. HfS₂を用いたトランジスタ

3.1 バックゲートを用いたトランジスタ動作

機械的剥離法によって得られた数原子層厚の HfS₂薄片を用いて図4に示すトランジスタ構造を 作製した。作製プロセスは以下のとおりである。 Al₂O₃75 nmを原子層堆積法により成膜したシリ コン基板上に転写した3.8 nmの厚さ(6原子層) を持つHfS₂薄片上に,電子ビーム蒸着を用いてTi 20 nmとAu 100 nmからなる電極を形成した。完 成したデバイスに熱処理を行うことでコンタクト が改善し電流特性が向上する。図5は基板をゲー ト電極としたトランジスタの室温における電流特 性である。ゲート電圧による依存するドレイン電 流の変調を出力特性における明瞭な電流飽和特性 が観測された。伝達特性は $0.2 \mu A / \mu m$ の最大ド レイン電流を示し、オン/オフ比として 10^4 以上 (8)



図4 HfS。をチャネルとした電界効果トランジスタ



図5 HfS₂トランジスタ構造と電流特性^{10,11)}

の値が得られた。これらの結果は HfSe₂ や ZrS₂ を はじめとした新規二次元材料としては良好なトラ ンジスタ特性を示しており,従来半絶縁性の物質 として考えられていた HfS₂ が極薄膜において半導 体チャネルとして機能することを初めて明らかと した^{10,11)}。一方で,実効電子移動度の抽出を行っ たところその値は 0.1 cm² /Vs 程度にとどまって おり,期待した高移動度を得るには至っていない。 また,電流値についても MoS₂ や Phosphorene と いった技術的に成熟した材料系と比較すると低い 値となっており、改善の必要がある。

3.2 電気二重層を用いたトランジスタ制御

機械剥離法により作製したバックゲートトラン ジスタの特性を制限する要因として、絶縁膜と層 状物質の界面品質の問題がある。絶縁膜表面のラ フネスに起因するキャリア散乱や制御性の低下, 基板表面に残った炭化水素をはじめとする各種汚 染物質の影響、絶縁膜中への電荷トラップといっ た影響により、測定されるデバイス性能は劣化し ている可能性がある。これら下部界面に起因する 劣化要因を回避する構造として LiClO4: PEO から なる電解質ゲルを用いた電気二重層(EDL)トラ ンジスタ構造¹²⁾を採用した(図6)。電解質を介 して正のゲート電圧を印加するとゲル内の遊離し たイオンが移動し、ゲートコンタクト近傍には陰 イオン (ClO₄⁻) が, チャネル表面付近には陽イオ ン(Li⁺)が配列し、固体内の電荷と極薄い(1~ 5nm)間隔で対向する電気二重層を形成する。こ の電気二重層はその薄さから大きな静電容量を持 つとともに、原子層レベルで平坦かつ未結合手の ない層状物質表面と良好な界面を形成するため, 優れたゲート制御性を実現することができる。こ れを用いて作製したデバイスの特性を以下の図7 に示す^{11,13)}。容量の増加に伴って駆動電圧が削減 されているとともに、最大ドレイン電流は0.75 mA/μm が得られており,バックゲートでの動作 時と比較して1000倍程度まで向上し、バンドギャ ップを有する層状物質としては高い電流が得られ ている。この電流増加はゲート特性の改善により



8)



図7 電気二重層トランジスタの電流特性^{11,13)}

HfS₂内のキャリア濃度が大幅に向上したことが主 要因と考えられる。低ドレイン電圧時の電流特性 から抽出された電子移動度は電気二重層の厚さを 1~5nmと仮定した場合16~80 cm²/Vs 程度と 見積もられた。電流値同様にバックゲート動作と 比較して高い値を示しているが,目標とする高移 動度には到達していない。コンタクト部分の抵抗 削減や,電解質ゲルの応答速度に対して十分に遅 い速度での測定,ゲートコンタクト近傍における 電圧降下といった要素を取り除くデバイス構造, 測定シーケンスの導入により向上が期待される。 電気二重層を用いたデバイスの動作については, 前述した電流増加のメカニズムを含めて,より詳 細な評価・検討を必要とする段階である。

4. 現在の課題と特性改善への取り組み

4.1 現在の課題

HfS₂のデバイス応用における問題は予想されて いる高移動度に比して作製したデバイスから抽出 される電子移動度が低いという点である。これは デバイスの伝達コンダクタンスが低いという点か ら生じており,作製プロセスに由来の複数の要因 により駆動能力が制限されていることに起因する。 より具体的には,金属と半導体表面の間に生じる コンタクト抵抗が大きいこと,半導体表面への原 子吸着や欠陥への電子トラップにより走行キャリ

機 能 材 料 2016年9月号 Vol.36 No.9

アの散乱や可動キャリア濃度の低下が生じている こと、HfS₂層の結晶性に起因する移動度の劣化が 代表的な劣化要因として考えられる。これらデバ イス特性に影響する効果について、原因を特定し 解消していくことが今後の特性向上へ向けた最大 の課題である。

また,理論的な移動度の予測についても文献5) において見積もられた散乱機構以外にも影響を及 ぼす散乱の存在について別途提起する報告がなさ れており⁴⁴,ホール測定などを用いた実験的な評 価を含めてさらなる検討を行うことが必要とされ る。

4.2 表面保護による特性の向上

本項では特性改善へ向けた現在の取り組みに関 する一例について述べる。二次元材料のデバイス 応用において留意すべき点として表面の不安定性 が挙げられる。HfS₂についても筆者らを含むいく つかの報告^{15,16)}において大気中における特性の劣 化が観測される場合が有る。その主な原因として は大気中の酸素や水分との反応によるHfS₂原子層 の酸化,表面への気体原子吸着によるキャリアの 散乱が考えられる。この現象を抑制することを目 的として原子層堆積法を用いて高誘電率絶縁膜で あるHfO₂を用いて,HfS₂トランジスタの表面を 保護・不活性化したデバイスの作製を行った。

図8は作製したデバイスの伝達特性を示してい るが、保護を行わないHfS₂が幅10V以上という 大きなヒステリシスを描いているのに対して、HfO₂ キャップ層を用いた素子についてはヒステリシス 幅が1.2V以下まで明確に減少していることが確 認できる¹⁷⁷。これは、デバイス動作時における HfS₂表面への電子トラップが抑制された結果であ ると考えられ、同時に観測された事件経過による 特性劣化の抑制効果や、ドレイン電流の増加とと もに、HfO₂保護がデバイス特性の向上・安定化に 対して有効であることを示す結果である。

HfO₂保護をしたサンプルについて真空雰囲気中 でのアニールを行ったところ 300 ~ 350℃の温度 範囲で電流密度の向上が確認された(図9)。保護 8



図9 HfS,トランジスタ電流のアニール温度依存性

を行わないサンプルについては 250℃を超えた温 度では電流密度が大きく低下し、トランジスタ動 作が困難になる¹⁶⁾という傾向とは異なっており、 加熱による HfS₂ 結晶の劣化が HfO₂ キャップによ り抑制されたと考えることができる。このアニー ルにより最大の電流密度は4 µA/µm にまで向上 している。現在、さらなる高性能化のため、デバ イス構造やプロセスを改善するための取り組みを 行っている。

4.3 今後の展望

以上述べてきたように HfS₂のデバイス応用に向



けた取り組みは、その材料としての可能性を示唆 する結果が得られつつある。一方で、従来の層状 物質に対する利点を明らかとするためには、基礎 物性の調査や、デバイス作製技術の進歩、より詳 細な理論的検討など様々な取り組みが必要である。 図10はこれまでに報告されているHfS2トランジ スタのオン/オフ比と最大ドレイン電流をプロッ トしたグラフである。前述した取り組みによりデ バイス性能は向上しつつあるが、今後さらなる研 究開発により電気二重層トランジスタで観測され た特性を固体ゲート絶縁膜で実現することができ れば、将来の超低消費電力トランジスタにおける チャネル材料候補としての潜在能力の提示につな がると考えている。

加えて HfS₂の有する特徴の一つとして MoS₂を はじめとする他の材料系と比較して大きな電子親 和力を有するという点が挙げられる。この性質を 利用することで二次元層状物質同士を用いたタイ プII型のヘテロ接合への利用が期待されている。 ヘテロ界面における顕著なバンド構造の変化は, 量子効果を利用した各種デバイス構造において利 点を有している。一例としてタイプII型のヘテロ 接合はトンネルトランジスタ応用における高電流 動作化への応用が見込まれる。こういった観点か らも HfS₂を用いたデバイス応用の展開が期待され る。その他, HfS₂を用いた高感度なフォトトラン ジスタも動作が報告されており^{18,19)}, フォトニク スデバイスとしても検討が行われている。

機 能 材 料 2016年9月号 Vol.36 No.9

8)

5. おわりに

本稿では、原子層エレクトロニクスにおける新 たな二次元半導体材料である HfS2 の基本的な性質 と試作したトランジスタの動作、将来の展望につ いて筆者らの研究に基づいて紹介させていただい た。単層グラフェンの抽出とその特異な電子物性 の報告以降、急速な発展を遂げた原子層物質に関 わる研究領域は、今なお発展途上の段階の研究領 域である。実用化に向けては基礎物性の解明, 種々 のデバイス応用と用途に応じた材料選択、作製プ ロセス・大量合成の技術開発といった課題に対し て,理論計算,物性評価といった物性物理学に属 する範囲からナノ構造形成プロセス技術、デバイ スシミュレーションのような電子工学まで様々な 分野からのアプローチが必要となっている。今後 も電子工学の視点・技術基盤に基づいた研究開発 により,極限的な性能を有するデバイス実現を目 指した取り組みを行う所存である。

謝辞:本稿で紹介した研究成果は,理化学研究所田中拓 男准主任研究員,岡山大学自然科学研究科鶴田健二教 授,同,石川篤助教,東京大学工学部長汐晃輔准教授 の協力・助言を受けながら行ったものである。また,一 部は総務省戦略的情報通信研究開発事業(SCOPE)お よび日本学術振興会科学研究費補助金・新学術領域 「原子層科学」公募研究による支援を受けて実施された。

文 献

- 1) International Technology Roadmap for Semiconductors
- K. Uchida, S. Takagi, Appl. Phys. Lett., 82, 2916 -2918 (2003)
- E. H. Hwang, S/ Adam, S. D. Sarma, *Phys. Rev.* Lett., 98 186806 (2007)
- B. Radisavljevic, A. Radenovic, J. Brivio, V. Giacometti, A. Kis, *Nat. Nanotech.*, 6, 147–150

(2011)

- W. Zhang, Z. Huang, W. Zhang, Y. Li, Nano Research, 7, 1731–1737 (2014)
- C. Gong, H. Zhang, W. Wang, L. Colombo, R. M. Wallace, K. Cho, *Appl. Phys. Lett.*, **107**, 139904 (2015)
- M. Chhowalla, H. S. Shin, G. Eda, L.-J. Li., K. P. Loh, H. Zhang, *Nat. Chem.*, 5, 263–275 (2013)
- D. L. Greenaway, R. Nitsche, J. Phys. Chem. Solids, 26, 1445–1458 (1965)
- A. Cingolani, M. Lugarà, *Physica Scripta.*, **37**, 389 -391 (1988)
- T. Kanazawa, T. Amemiya, A. Ishikawa, V. Upadhyaya, T. Tanaka, K. Tsuruta, Y. Miyamoto, 73 rd Device Research Conf., pp.217-218 (2015)
- T. Kanazawa, T. Amemiya, A. Ishikawa, V. Upadhyaya, T. Tanaka, K. Tsuruta, Y. Miyamoto, *Sci. Rep.*, 6, 22277 (2016)
- 12) T. Fujimoto, K. Awaga, *Phys. Chem. Chem. Phys.*15, 8983 (2013)
- T. Kanazawa, T. Amemiya, A. Ishikawa, V. Upadhyaya, T. Tanaka, K. Tsuruta, Y. Miyamoto, 2015 Int. Conf. Solid State Devices and Materials, pp.714-715 (2015)
- 14) M. V. Fischetti, W. G. Vandenberghe, *Phys. Rev. B*, 93, 155413 (2016)
- 15) S. H. Chae, Y. Jin, T. S. Kim, D. S. Chung, H. Na, H. Nam, H. Kim, D. J. Perello, H. Y. Jeong, T. H. Ly, Y. H. Lee, ACS Nano, 10, 1309–1316 (2016)
- 16) V. Upadhya, T. Kanazawa, Y. Miyamoto, 2016 Asia -Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices, A5-7 (2016)
- 17) T. Kanazawa, T. Amemiya, V. Upadhyaya, A. Ishikawa, T. Tanaka, K. Tsuruta, Y. Miyamoto, 16 th Int. Conf. Nanotechnology, to be presented (2016)
 ThAM11.3
- 18) K. Xu, Z. Wang, F. Wang, Y. Huang, F. Wang, L. Yin, C. Jiang, J. He, Adv. Mat., 27, 7881–7887 (2015)
- 19) K. Xu, Y. Huang, B. Chen, Y. Xia, W. Lei, Z. Wang,
 Q. Wang, F. Wang, L. Yin, J. He, *Small*, **12**, 3106
 -3111 (2016)